沖ネットワークエルエスアイは、株式会社半導体理工学研究センター（STARC）殿が開発した「ハードウェア・ソフトウェア協調検証の高速化技術」の事業化を推進し、この度、協調検証に関するコンサルティング、周辺ハードウェアのモデリング等など各種のエンジニアリング・ソリューションの提供を開始します。

ソフトウェアのCプログラム（C言語で記述）に、ターゲットCPU上でこのCプログラムを実行した場合の時間情報を追加し、シミュレーション用のSystemCモデルに変換します（バジェット追加技術）。
バジェット追加技術とは、ソフトウェアのCプログラムにSystemC のwait 関数やキャッシュの動作をエミュレートするコードを自動挿入して、CプログラムをターゲットCPU 上で実行した場合の命令実行時間を模擬する技術です。

本技術で変換したソフトウェアのシミュレーション用のSystemCモデルと、SystemCを使って別途作成した周辺ハードウェアのトランザクションレベルモデル（TLM： Transaction Level Model）を結合することによって、システム全体の検証を高速に行うことが可能となります。
従来のISS（Instruction Set Simulator）をベースとした協調検証と比較して、100倍から1000倍の高速化を達成し、10M〜100Mサイクル／秒でシステム全体の検証を行うことが可能となります。