特長
- RS(m,n) m=1〜255、 n=m-2〜m-20 パケット単位に設定可能
- 既約多項式: P(X)=X8+X4+X3+X2+1
- 最大誤り訂正可能数:T=10
- 生成多項式: G(X)=(X+α0)(X+α1)・・・・・・・・(X+α2T-1)
提供形態
- Verilog RTLソースコード
- FPGAネットリスト
- ASICネットリスト(お客様ご提示のライブラリにて合成)
回路規模
| ロジック | 75KGate |
| メモリ | 256w×8b RAM×3 |
ブロック図/端子表
Encoder



|
|
|
| ロジック | 75KGate |
| メモリ | 256w×8b RAM×3 |



