当社で標準的に用意しました誤り訂正IPコア一覧です。
お客様の用途に合わせ、最適な誤り訂正回路をご提供します。
| Viterbi | RS(m,n) | RS(255,239) | LDPC | |
| 特長 | パンクチャド符号 対応 Tailビット処理対応 |
符号形式を動的 に設定可能 |
高スループット対応 | IEEE802.16e 規格準拠 高スループット対応 |
| 動作クロック | 〜100MHz | 〜50MHz | 〜125MHz | 〜160MHz |
| スループット | 復号1bit/clock 〜100Mbps |
復号8bit/clock 〜400Mbps |
復号8bit/clock 〜1Gbps |
復号4bit/clock 〜120Mbps |
| 規模 ※1 | 44KGate | 75KGate | 30KGate | Encoder 30KGate Decoder 100KGate |
| 256w×64bRAM×1 128w×64bRAM×1 |
256w×8bRAM×3 | 384w×8bRAM×2 | ||
| 提供形態 | ソースコード 又はネットリスト |
ソースコード 又はネットリスト |
ソースコード 又はネットリスト |
ネットリスト |
※1 2入力NANDゲートに換算した場合のゲート数